活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

精算陶瓷電容性能表現 DC- DC轉換器成本省更多

2008 年 08 月 27 日

混搭DSP與FPU功能 MCU加速音效系統開發

2012 年 09 月 06 日

兼顧初/次級側MOSFET選用考量 LLC共振式轉換器提升可靠度

2013 年 10 月 27 日

慎選合適色彩感應器/偵測器 色度測量精確度大躍升

2016 年 08 月 18 日

TEM破解半導體差排軌跡 找出晶片漏電真因(2)

2024 年 05 月 03 日

車用光達技術快速演進 自適應運算更形關鍵

2025 年 12 月 05 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器