活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

利用視覺暫留原理 MCU打造輕便型風扇顯示器

2008 年 12 月 15 日

滿足高能效/低成本 創新BC<sup>2</sup>電路嶄露頭角

2011 年 08 月 18 日

實現4K×2K影像品質 GPU支援HEVC編/解碼技術

2014 年 01 月 12 日

物聯網世代電源管理需求增 LLC數位電源控制與時俱進

2016 年 10 月 09 日

嵌入式AI應用持續成長 深度學習大顯神威(1)

2024 年 06 月 18 日

液冷技術帶來諸多挑戰 多物理模擬助力解難題(2)

2024 年 07 月 01 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器